 SystemVerilog驗證培訓 |
|
班級規模及環境 |
|
為了保證培訓效果，增加互動環節，我們堅持小班授課，每期報名人數限3到5人，多余人員安排到下一期進行。 |
|
上課時間和地點 |
上課地點：【上�！浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈
近開課時間(周末班/連續班/晚班）：SystemVerilog驗證培訓：2025年4月7日............................ |
|
學時 |
◆課時： 共5天,30學時
◆外地學員：代理安排食宿（需提前預定）
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
★實驗設備請點擊這兒查看★ |
|
新優惠 |
|
◆團體報名優惠措施：兩人95折優惠，三人或三人以上9折優惠 。注意：在讀學生憑學生證，即使一個人也優惠500元。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后免費提供一個月的技術支持，充分保證培訓后出效果；
3、培訓合格學員可享受免費推薦就業機會。 |
SystemVerilog驗證培訓
|
|
第一階段 |
課程說明：
SystemVerilog驗證是數字電路驗證工程師必須掌握的一項基本技能。通過SystemVerilog驗證課程的學習可以快速成為一名合格的IC驗證工程師，構建基于SystemVerilog語言的Testbench，熟練掌握驗證流程和驗證工作規劃。
課程大綱：
1.?SystemVerilog 驗證平臺的架構
2.?SystemVerilog 語義語法
3.?SystemVerilog 并發操作機制
4.?Object Oriented Programming (OOP) 面向對象的編程
5.?SystemVerilog 內部通信機制
6.?SystemVerilog 驗證技巧 |
第二階段 |
課程說明：
SystemVerilog驗證方法學是數字電路驗證技術課程，是數字電路驗證工程師需要掌握的一項技能。該課程不僅是對SystemVerilog驗證方法的理論描述，更重要的是對SystemVerilog驗證方法學的理論和用法的歸納，總結和升華，通過驗證方法學課程的學習可以快速成為一名優秀的IC驗證工程師。
課程大綱：
1. SystemVerilog驗證平臺的架構
2. SystemVerilog消息服務機制
3. SystemVerilog 數據建模
4. 激勵生成
5. 開發流程和要點
6. 驗證方法學使用技巧
|
第三階段 |
UVM驗證方法學是針對數字電路驗證技術高級學員的課程，是數字電路驗證工程師需要掌握的一項高級技能。該課程不僅是對UVM驗證方法的理論描述，更重要的是對UVM驗證方法學的理論和用法的歸納，總結和升華，通過UVM驗證方法學課程的學習可以快速成為一名優秀的IC驗證工程師。
課程大綱：
1. UVM 驗證平臺的架構
2. UVM 消息服務機制
3. UVM 數據建模
4. UVM component configuration
5. communication 要點
6. UVM 技巧
7. UVM sequence |
首 頁 手機閱讀模式
国产成人精品第一区二区